EUV光刻的浩劫题
发布日期：2025-06-24 08:21 点击次数：84（原标题：EUV光刻的浩劫题）
公众号铭记加星标??，第一时期看推送不会错过。
起头：内容来自semiengineering。
要使高NA EUV 光刻时刻阐扬作用，需要选择稳健制造的程序来拼接电路或对更大的掩模进行全面蜕变。
曝光场之间的电路拼接对高数值孔径 (0.55) EUV 调养的策画、良率和可制造性残忍了挑战。替代决议是透澈将 6×6 英寸掩模版改为 6×11 英寸掩模版，从而破除电路拼接，但需要险些全都更换掩模版制造基础要领。
当代多核 SoC 具有越来越大的片上内存，常常难以保抓在光罩极限内，即 193nm 浸没式和 EUV 光刻的面积为 26 宽泛毫米，而由于变形镜头，高 NA 的光罩面积会松开到该尺寸的一半。将中介层纳入封装中允许晶圆厂将此类策画拆分为芯片，但中介层仍然必须稳健圭臬场大小。该尺寸由光罩尺寸（6×6 英寸）决定，光刻扫描仪会将其松开 4 倍（最大为 676 宽泛毫米）。关于高 NA（0.55）EUV，该场要小一半，这也会使 EUV 器具的轮廓量减半。收尾是每两次曝光的图案都必须拼接在一谈。
IBM策划员Christopher Bottoms 在最近的 SPIE 先进光刻与图案时刻会议上暗示，将多个光罩拼接成单一策画，正成为跨多种光刻工艺的一个蹙迫可贵。1 玩忽最严峻的拼接挑战来骄傲数值孔径 EUV 曝光设立。
在高NA曝光中，入射光以较小的角度映照到光罩上。由于EUV光学元件具有反射性，入射光可能会在到达晶圆之前与折射光发生滋扰。新想科技（Synopsys）的讹诈工程师Zachary Levinson剖析说，高NA系统使用变形镜头来幸免这个问题，在一个方朝上松开4倍，在另一个方朝上松开8倍。缺憾的是，这种惩办决议会将圭臬6×6英寸光罩的曝光领域减半。
将单个电路层分割到多个光罩上会立即激发良率问题，尤其是关于尺寸自己就极具挑战性的关键层。除了策画的两半必须相互精准瞄准外，它们还必须与上方的好意思满场层瞄准。Levinson 臆度，2nm 的掩模间套刻罪责将导致图案关键尺寸至少出现 10% 的罪责，且不商酌任何其他罪责源。
曝光器具拼接影响良率
先进的光刻时刻依赖于多样改良，以确保边际、线端和其他特征的精准印刷。两个掩模版的援救特征必须用心甩掉，以幸免互相滋扰。任何逾越两个掩模版领域的晶圆特征都将由两条不同的线段拼装而成。为了将两者组合成单个一语气的光刻胶特征，两个掩模版的策画必须同期商酌两个线端之间的重复以及它们与两个掩模版领域的互相作用。
EUV 掩模版包含一个玄色边框，该边框蚀刻王人集组成掩模空缺的多层堆叠。该区域可驻防杂散反射过问相邻的曝光场，但也会导致应力淘气，从而污蔑紧邻的多层结构。因此，在玄色边框和骨子掩模图案之间会存在一个极度的未图案化的空缺区域。在“按永诀率”打印的策画中，只需沿缝合线切割即可，掩模 A 上的边框区域将与掩模 B 上的图案化区域重复。对空间图像的影响取决于多种要素，包括掩模接收层的反射率和光刻胶的聪惠度。
西门子EDA公司的徐东波过头共事发现，在缝合领域近邻，光刻胶线相通会变窄或变宽，具体取决于重复进度。斗争孔的收尾以至更糟，要么是重复的孔，要么是卵形的孔。Synopsys的Levinson 暗示，针脚领域一定进度的不匹配是不成幸免的，因此策画东谈主员必须幸免将关键特征甩掉在领域区域。
缝合感知策画挟制性能
笔据加州大学洛杉矶分校策划员 Sagar Jain 的说法，最浅显的惩办决议是将电路特征全都破除在领域区域除外。不然可能逾越领域的澄莹不错布线到全场层，穿过禁区，然后再复返。 然而，如上所述，半场层和全场层之间的袒护照旧很有挑战性。在这种程序中，未瞄准的过孔可能会挟制产量，受影响的电线长度的加多将影响性能。收尾取决于禁区的宽度和位置，以及策画中的高 NA EUV 层的数目。在最坏的情况下，单核策画的最大频率可能会抑制 3%，千合优配功耗会加多 3%。在多核策画中，电路宏可能需要几个变体，有或莫得禁区交叉，这加多了策画和考据的复杂性。
Synopsys 工程高档总监 Yongchan (James) Ban 和他的共事并莫得全都破除领域，而是模拟了很多不同的拼接感知策画优化，统统这些优化都是为了减少逾越拼接领域的澄莹数目。其中第一个亦然最浅显的一个不错驻防逻辑块逾越领域分裂。
接下来，该策画将估量的 I/O 端口相互围聚甩掉，并甩掉在并吞个半场内。这两个选项减少了受分割影响的信号旅途数目，而 I/O 端口的集群化也镌汰了举座澄莹长度。幸免将圭臬单位甩掉在领域近邻，进一步减少了领域交叉。总体而言，这些优化将拼接面积厌世抑制到 0.5% 以下，性能下跌抑制到 0.2% 傍边。
天然这些变化减少了受领域区域影响的特征数目，但保留的特征仍然濒临可打印性问题。Ban 暗示，特定区域的策画礼貌有助于确保领域线近邻的特征能够正确打印。关联词，这种程序对举座策画的破碎性也更大。圭臬单位可能具有不同的尺寸，因此笔据其相干于领域的位置和标的，其特质也有所不同。
天然缝合感知优化需要仔细建模近领域区域的光刻活动，但策画界似乎已作念好准备接待这一挑战。关联词，轮廓量的影响是不成幸免的。
更大的光罩破除了拼接，但设立资本更高
HJL光刻公司总裁Harry Levinson臆度，将曝光场减半可能会导致产量抑制高达40%，具体取决于策画。此外，产量资本的很大一部分源于场间扫描的支出。若是曝光场数目加多一倍，则扫描器的扫描次数也必须加多一倍。提升光源功率或光刻胶聪惠度的影响相对较小。
关联词，正如英特尔副总裁弗兰克·阿布德（Frank Abboud）所建议的那样，加多光罩尺寸不错同期惩办拼接和轮廓量挑战。在eBeam Initiative的一次演讲中，他援用了ASML的说法，他们当今的EUV平台策画不错容纳6×11.2英寸的光罩，而无需蜕变光学元件。Mycronic照旧为平板暴露器行业坐褥光罩写入器具，并准备最早于来岁推出6×11英寸光罩写入器的原型。
关联词，这种乐不雅的言论远非事实的全部。光罩尺寸的变化将影响掩模车间的统统设立，从用于制造空缺掩模的千里积和检测设立，到用于接收层图案化的抗蚀剂涂层和显影设立。莱文森统计了14种不同的设立将发生变化。即使是热衷于更大掩模尺寸的阿布德也承认，这会使一些设立的资本翻倍。
D2S首席实际官Aki Fujimura 暗示，EUV 掩模版的制作是一项尤其吃力的挑战。面积翻倍将使本已严峻的应力经管和时弊纵容挑战雪上加霜。
另一方面，EUV时刻经由多年的拖延，最终因为DUV多重曝光的高产能资本而被选择。EUV光刻机的资本照旧接近4亿好意思元。光刻机的坐褥后果是影响晶圆厂举座资本后果的最约莫素。Fujimura暗示，更大的掩模尺寸不错幸免高NA EUV光刻机的坐褥后果大幅下跌，并能权贵提升现存0.33 NA光刻机的坐褥后果。这将使器件受益，远超数目相对较少的顶端高NA讹诈。
天然从时刻和产量的角度来看，6×11英寸掩模版昭着是更好的给与，但业界对其资本仍抓怀疑派头。Abboud指出，1nm时刻将是一个潜在的切入点，因为不管若何，很多器具都需要升级能力倨傲该节点的条目。
https://semiengineering.com/are-larger-reticle-sizes-on-the-horizon/
*免责声明：本文由作家原创。著作内容系作家个东谈主不雅点，半导体行业不雅察转载仅为了传达一种不同的不雅点，不代表半导体行业不雅察对该不雅点赞同或相沿，若是有任何异议，迎接估量半导体行业不雅察。
今天是《半导体行业不雅察》为您共享的第4072期内容，迎接温雅。
加星标??第一时期看推送，小号防走丢
求推选